在今日，GPS俨然已成为一门当红的显学，它与手机的蜂巢式系统、WLAN、蓝芽等技术最大的不同处在于它是从卫星到终端设备的单向传输，从外层空间到达地球表面的讯号已相当微弱，而且不具有穿透性。如何让终端设备能在地面上的各种环境中顺利且快速的接收到卫星讯号，并解出正确的定位信息，就成GPS设计上的最大挑战。
 
    由于GPS是单向接收的通讯技术，因此，要实现GPS功能，其关键在于GPS接收器的设计。在上述的众多应用中，各种应用对于GPS的定位精度、灵敏度、速度(TTFF)、功耗、成本及芯片尺寸大小等条件会有不同的要求，因此在技术架构的选择上就会有所不同。GPS接收器的架构一般可分为3种，分别是：独立式(Standalone)、主处理器式(Host-based）和软件式(Software only)。本文中将分析这3种架构的差异与优缺点，并说明适用的领域与发展趋势。

GPS接收器组成架构

    首先来看看独立式GPS接收器的组成架构。一个完整的GPS接收器包括天线、射频(RF)硬件、数字基频(BB)硬件、输出接口和韧体等组成单元。

•天线：可采主动或被动式天线。
•射频单元：包括RF前端、LNA、频率合成器(Fractional N Synthesizer)等，并需支持温度补偿型振荡器(TCXO)或XTO。
•数位基频：包括GPS引擎、处理器核心(目前最常用ARM7)、内存(ROM/RAM)，并需支持实时频率(RTC)。
•输出接口：常见接口包括SPI、UART、USB2.0、GPIO、DDC/I2C，若有使用外部的闪存，也需支持外部内存总线接口。
•韧体：包括搜寻(Acquisition)及追踪(Tracking)卫星的算法，以及导航(Navigation)的应用软件。

    由于GPS大多用于可携式设备，小型化的需求非常明显，因此各个单元皆朝向高度整合的方向发展。目前因射频与基频采用的制程技术不同(以u-blox 5芯片组为例，射频采0.18 μm RF-CMOS制程，基频采0.13 μm CMOS制程)，因此仍无法做到真正的系统单芯片(SoC)，但已可透过封装方式做出系统级封装的单芯片(SiP)，外观看起来和SoC并没有什么不同。采用单芯片的GPS接收器可以有效降低成本及安装尺寸，并能减少设计需求；采用射频与基频独立的芯片组模式，则可以给设备业者更大的设计弹性，但设计难度较高，系统工程师必须有能力将整体效能做最佳化调整。

图一：整合射频与基频的单芯片功能架构图(u-blox 5)

GPS架构差异剖析

    从上述的基本组成中，我们可以进一步来比较三种GPS架构的不同之处：

•独立式GPS接收器：具备完整的GPS讯号处理功能，也就是会负责从天线接收到定位数据输出的所有工作，其定位数据的输出接口为NMEA/UBX(UBX为u-blox接口规格)。

•主处理器式方案：在此方案中GPS接收器芯片组只负责从天线接收到卫星追踪的工作，并不负责导航应用(Navigation)的功能，而由主处理器来主控接收器的管理并进行导航应用的运算，在GPS接收器和主处理器之间需采用专属的双向接口。

•软件式方案：GPS接收器芯片组只负责载波频率的降频转换和模拟转数字工作，在模拟转数字(ADC)组件和主处理器之间必须采用高速的序列数据接口。
     图一为3者在架构上的差异比较。以下将就内存需求、运算功耗及接口作法做进一步的比较。

图二：GPS接收器方案架构差异说明

1. 内存需求

对于GPS接收器的运作来说，不同的架构对于内存的需求并不相同。硬件式方案将重要的演算逻辑透过电路来运算实现，因此对于内存的需求较低；相较之下，软件式方案虽然有助于降低对于GPS芯片组的依赖，但会需要更高的内存来支持。

2. 运算资源需求

在电子系统的设计上，硬件设计的优势在于提升运算效能和缩小尺寸，而软件设计的优势在于更大的弹性。在GPS定位的整个运作过程中，最大的运算资源在于搜寻及追踪卫星的过程，这个过程采用硬件运算能得到最佳化的处理效能，因此独立式方案的表现会是最佳的。主处理器式方案只将运算需求不高的导航应用功能交由主处理器来执行，因此对于主处理器运算资源的占用并不多。相较之下，软件式方案需透过主处理器来执行所有原属于基频硬件的功能，因而需要耗用大量的运算资源。

3. 界面作法

从天线、射频、基频到主处理器，需通过许多的接口来进行传输，好的接口设计攸关整体的效能表现，是设计上的一大挑战。以独立式方案来说，由于射频与基频芯片组由同一家厂商所开发，因此能将2个单元间的讯号传输做到最佳效能，而且传送到主处理器的接口频宽不需要太大，以u-blox 5为例，只需9600 Bit/s。此外，这种方案可以采用由GPS接收器到主处理器的单向传输作法。

相较之下，若要采用主处理器式方案，GPS接收器与主处理器之间必须建立专属的接口，其传输率介于100kBit/s – 1 Mbit/s，是独立式方案的10到100倍速率，而且需要采用双向的传输作法。为达到可接受的工作效能，软件式方案的射频段与主处理器之间必须采用更高速的传输接口(大于2MS/s)，但由于基频的工作已被整合到主处理器中，因此可采用单向式的传输作法。